esp@cenet document view

Page 1 of 1

MASTER-SLICE SEMICONDUCTOR DEVICE

Patent number:

JP59014647

Publication date:

1984-01-25

Inventor:

YOSHIDA TAKETO

Applicant:

NIPPON DENKI KK

Classification:

- international:

H01L21/82; H01L27/04

- european:

Application number:

JP19820123873 19820716


Priority number(s):

Report a data error here

Abstract of JP59014647

PURPOSE:To enable to compose a load of low power type by connecting in series a plurality of FETs which are comonly connected at gates between a power source and a drive transistor.

CONSTITUTION:Load FETs 2 connects commonly at the gates are inserted in series between a power source 2 and a drive FET3, and a load FET is further associated in parallel. In this case, one type of two fundamenta load FETs are used to be equivalent to three types of FETs. Accordingly, one FET can be reduced from the fundamental cell of LSI of master-slice type, and can be advantageously integrated. When the two fundamental loads FETs of different characteristics are used four load FETs can be selected, and when three are used, seventeen load FETs can be selected. Further, when depletion type FETs connected commonly at the gates are connected in advance in series with each other, and altered at the connecting position to the power source, the capacity of the load FETs can be varied, thereby facilitating the acceleration of the speed and the conversion to low power.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(B) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報 (A)

昭59-14647

①Int. Cl.³H 01 L 21/82 .27/04

識別記号

庁内整理番号 6655—5下 2 8122—5下 **②公開 昭和59年(1984)1月25日**

発明の数 1 審査請求 未請求

(全 7 頁)

分マスタースライス半導体装置

②特

顧 昭57—123873

❷出

頁 昭57(1982)7月16日

⑦発 明 者 吉田健人

東京都港区芝五丁目33番1号日 本電気株式会社内

切出 願人

人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原晋

男 一般 書

1. 発明の名称

マスタースライス半導体装置

2 特許請求の範囲

- (I) マスタースライス半導体装置に於いて、共通 のゲートを有する複数個の質荷トランジメダを 供給電源と駆動トランジスダどの間に直列に接 続した事を特徴とするマスタースライス半導体 整盤。
- (2) 複数個の負荷トランジスタのゲニトを共有化して、世列に接続する事によって多種にむたる 能力の負荷トランジスタを形成する事が可能で ある事を特徴とする特許請求の範囲第(1)項記載 のマスタースライス半導体装置。
- (3) ゲードを共有する複数個のデブレッション型 トランジスタをあらかじめ直列応接続しておき 供給電源の位置を変える事化より負荷ドランジ スタの能力の変更を可能とした事を特徴とする

特許請求の範囲第(1)項配載のマスタースライス 半導体装置。

3. 発明の詳細な説明

本発明はB/D MOS のマスタースライス方式 によって設計された大規模集積回路の負荷トラン シスタに関する。

公知のMOS大規模集積回路にかいて、第1図の加く負荷トランジスタがど駆動トランジスタ3によって動作するE/D MOS は、負荷トランジスタ2の能力によって回路を流れるドレイン電流が変むるため負荷トランジスタ2の形状はターンネン、ダーンオフ等の交流特性に多大に影響する。このため多様化する回路構成のなかにあって、様々変形状の負荷トランジスタが必要となるが、大規模集積回路のレベルになると、回路自体が能大であるだめにある程度規格でする必要にせまられる。特に、下地が同一である、マスタースライス方式の大規模集積回路に用いられる負荷トランジズタはそれほど、多種のものを作り出せないのが

現状である。そとで、第2図の如く、複数のトランジスタ2を電源1と駆動トランジスタ3の関化 並列に接続して、高電力化し高速の回路を構成する手法がとられている。しかしながらこの手法だけでは、基本負荷トランジスタよりも低電力型の負荷トランジスタを構成する事は不可能であるという欠点がある。

本発明は、第3図の如く、グートを共有する複数個の負荷トランジスタ2を電源1と駆動トランジスタ3の間に直列に接続する事によって、上記の欠点を解消し、低電力型の負荷トランジスタを構成できる半導体装置を提供するものである。

本発明を先にのべた複数個の負荷トランジスタを、電源と駅動トランジスタの間に並列に、接続して高速化する手法と組み合わせると、第4図の如く、たとえ1短額の基本負荷トランジスタを持つ事と同等である事になる。マスタースライス方式の大規模無数国路においては基本セル1個の中に数個の負荷トランジスタを有しているのが普通であ

特局昭59- 14647(2)

るが、それを1個波らす事ができれば、その大規模集積回路内のセル数分だけのトランジスタを減らす事が可能となる。例えば、セル数が1000個で構成されているマスタースライス方式の大規模機回路に於いて、そのセル1個から1個十つ負荷トランジスタの数を減らす事が可能となれば全体では1000個の負荷トランジスタを被らす事ができ、しかも性能的には全く同等の物を得る事ができる。これは集敗化を進めてゆく上で非常に有効な技術である。

また電気的特性が異なる2つの基本負荷トランシスタを用いれば第5図の如く、4通りの負荷トランジスタを選ぶ事が可能となり、さらに電気的特性が異なる3つの基本負荷トランジスタを用いれば第6図の如く、最大(a)~(q)17通りもの負荷トランジスタを選ぶ事を可能とする。この様に基本負荷トランジスタの数を1個増せば構成しりる負荷トランジスタの数を飛躍的に増やすばができ、専用設計のL8Iと同じレベルで負荷トランジスタを選ぶ事ができるといり利点も有する。

次に、本発明を国路上、レイアウト上で実現した例を基本負荷トランジスタが2個の場合にいる。第4個ないに、第5回の国路の様に接続が可能にするためには落本負荷トランジスタを少さくとも第7回の場子である。そうすればこれらの場子を別がある。そうすればこれらの場子を別がある。そうすればこれらの場子を別がある。そうすればこれらの場子を別がある。そうすればこれらの場子を別がある。そうすれば3個類、電子の世界の知道のである。この負債がある。この負債がある。この負債がある。この負債がある。この負債があるの機がある。これを第10回の様に個別に配譲する。これを第10回の様に個別に配譲する。これを第10回の様を負荷トランジスタを構成しりる。

さらに本発明を応用した例に次の様を半導体装置がある。公知のB/D MO8マスタースライス方式の大規模集積回路の負荷トランジスタは単体では1種の能力しか特たないため高速化及び低電力化するためには使用する負荷トランジスタを変えなければならず、出力の位置が変わるため、高

速化及び低電力化が不便であるという欠点があっ た。本発明は、ゲートを共有する複数個のデブレ **ッション型トランジスタをあらかじめ直列に接続** して♪き、個別に、電源に接続する位置を変更す る事によって能力を制御しよりとする負荷トラン ジスタであり、出力を与える位置を変える事をく 負荷トランジスタの能力を変えれるため高速化、 低電力化の変換が容易であるという特徴をもつ。 第11図はとの負荷トランジスタの等価回路図で、 ある。トランクスタ12のソースとトランジスタ 13のドレイン及びトランジスタ13のソースと トランジスタ14のドレインは袋袋されて知りそ れぞれ、嫡子15,16が出ている。との嫡子15。 1 6 をそれぞれ電源に接続する事によって金休と しての食荷トランジスタの能力を変える事ができ る。つまり増子15。16をそのまま開放してお けば、第2回回の如くなり、ドレイン電流は相対 的に小さく低電力量の負荷トランジスタを構成で き、増子15,16を電源と絞続すれば第12図 (P)の如くなりドレイン電流は相対的に大きく高速

型の負荷トランジスタを構成でき、さらに増子 25を電源と接続し増子 1 6を開放して≯けば第 1 2 図(C)の如くなり、(a)と(D)の中間的な負荷トランジスタが構成できる。

とこて(a)(b)(c)の電力の比はトランジスタ12。。 13,14のそれぞれのゲート長とゲート報で自由に調節する事ができる。トランジスタ12のゲート長を L_1 、ゲート報を W_1 、トランジスタ13のゲート長を L_2 、ゲート報を W_2 トランジスタ14のゲート長を L_3 、ゲート報を W_3 とすれば第12因の(b):(c):(a)の電力の比は同一プロセス上では Δ Lモ

第11図をレイアウトパターン上で表わしたの が第13図である。またとれを個別にアルミ配線 をほどとして第12図(a)(b)(c)の配線を実現したも のが第14図(a)(b)(c)である。つまり第14図(a)は 第12図(a)を表わす低電力型の負荷トランジスタ 特別昭59- 14647(3)

であり、第14回的は第12回的を表わす高速型の負荷トランジスタであり、第14回には第12回にを表わす(a)的の中間型の負荷トランジスタである。ただし、第13回のレイアウトパターンでは経方向に長く実際配置の際に不便である。この欠点を補なって第11回にかけるトランジスタ13、14のレイアウトパターン上の方向を変えて小型化したものが第15回である。これも同様に個別にアルミ配線をほどこして第12回の四路を実現したものが第16回であり(a)は低電力型負荷トランジスタ、(c)は(a)とのの中間の負荷トランジスタを表わす。

さらにコンタクトを電波線上に配散し、はじめはコンタクトのまわりはアルミがない状態にしておき、そのまわりをアルミで選める事によって、3通りの能力の負荷トランジスタを作り出せる様にしたレイアウトパターンが第17図である。これも個別に配線する事により第12図の回路を実現する事ができる。これが第18図であり、(a)は低電力超負荷トランジスタΦ)は高速超負荷トラン

ジスタを作り出せる様にしたレイアウトパターンが第17回である。とれる個別に配設する事により第12回の図路を実現する事ができる。とれが第18回であり、向は低電力型負荷トランジスタのは高速型負荷トランジスタを表わす。

本発明による効果には次の様をものがある。

- (1) 現存のマスタースライス品種よりセル内の 食荷トランジスタが少なくて済むため、より 効率よい下地を作りだす事が可能である。つ まり、セル数を増やしたり、供能を向上させ たり、テップ面積を小さくしたりする事が可 能である。とれは無徴化を進めてゆく上で有 効な手段である。
- (2) 少ない負荷トランジスタの数で様々な能力 の負荷トランジスタを合成する事ができるの で専用計数並みの広い範囲をカパーする事が できる。
- ③) レイアウトペターンも複雑にならない。
- (4) 低電力型の負荷トランジスタを使用しても

國路のレシオを上がり伝達特性がよくなる。

(5) ファンクションプロックの高速化、低電力 化が容易である。

4 図面の簡単な説明

第1図はB/D MOS で構成された基本インバータ回路、第2図は負荷トランジスタを並列に接続してつくられた、高速型インバータ回路に第3 図は本発明である負荷トランジスタを直列に接続してつくられた低電力型インバータ回路、第4 図 (a) ~ (c) は各 4 両 9 の 2 の 2 の 2 の 2 の 3 積 類 の 2 の 2 の 2 の 3 積 類 の 2 の 3 で (a) は 4 で (a) は 4 で (a) は 5 で (a) は 6 で (b) は 6 で (a) は 6 で (b) は 6 で (b) は 6 で (c) は 7 の 3 本 2 の で (c) は 6 で (c) は 7 の 3 本 2 の 7 で (c) は 7 の 3 本 2 の 7 で (c) は 7 の 3 本 2 の 7 で (c) は 7 の 3 本 2 の 7 で (c) は 7 の 3 な 7 で (d) は 7 の 3 な 7 の 3 な 7 の 3 な 7 で (d) は 7 の 3 な

荷トランジスタ、第6図(a)~(a)は各々異なる基本 負荷トランジスタを3個用いて17種類の負荷トランジスタを3個用いて17種類の負荷トラン ジスタA、(b)は基本負荷トランジスタB、(c)は基本負荷トランジスタE、(d)~(a)は各々負荷トランジスタ及 本負荷トランジスタE、(d)~(a)は各々負債有トランジスタA、B、Cを組み合わせて作った負債不予 ンジスタ、第7図は基本負荷トランジスタ、高速 超荷トランジスタ、低電力型負荷トランジスタの 第7回の基本負荷トランジスタを用いて構成された、負荷トランジスタの等個回路図、(b)は高速型負荷トランジスタの等個回路図、(c)は低力型負荷トランジスタの等個回路図、(c)は低力型負荷トランジスタの等個回路図、(c)は低力型負荷トランジスタの等個回路図、(c)は低力型負荷トランジスタの等個回路図、(c)は低力型負荷トランジスタの等個回路図、(c)は低力型負荷トランジスタの等個回路図、(c)は低電力型負荷トランジスタの等個回路図、(c)は低電力型負荷トランジスタの等個回路図、(c)は低電力型負荷トランジスタの等個回路図、(c)は低電力型負荷トランジスタの等個回路図、(c)は低電力型負荷トランジスタの等個回路図、(c)は低電力型負荷トランジスタの等個回路図、(c)は低電力型

ンジスタの等価因路図、第9図は第7図のトラン

ジスタ回路を実現したレイアウトパターン、第10

図(4)~(c)は各々第9図のレイアウトに第8図に示

す配線をしたレイアウトで(a)は基本負荷トランジ

スタのレイアウト、仰はハイスピード負荷トラン

ジスタのレイアクト、(c)はローパワー負荷トラン


特局昭59~ 14647 (4)

ジスタのレイアウト、第11因は本発明であるほ 源の位置を変える事により、3通りの負荷トラン ジスタとして用いる事が可能な負荷トランジスタ の等価回路図、第12図(4)~(6)は各々第11図の 負荷トランジスタ回路を用いて構成された負荷ド ランジスタの等価回路図で(4)は低電力型負荷トラ ンジスタの等価回路図、(0)は高速型負荷トランジ スタの等価回路図、(c)は中間型負荷トランツスタ の等価囲路数、第13図は第11図のトランジス タ国路を実現した第1のレイアウトパターン、第 1 4 図(0)~(c)は各々第13図のレイアウトに第12 図に示す配線をしたレイアウトで(4)は低電力挺負 荷トランジスタのレイアウト、(0)は高速型負荷ト ランジスタのレイアウト、(C)は中間型負荷トラン ジスタのレイアウト、第15回は第**11回のトラ** ンジスタ回路を実現した弟2のレイアウトパター ン、第16図印~四は各々第15図のレイアウト に第12回に示す配線をしたレイアクトで(a)は低 電力型負荷トランダスタのレイアウト、(0)は高速 型負荷トランジスタのレイアウト、(c)は中間型負


荷トランジスタのレイアウト、第17図は第11 図のトランジスタ国路を実現した蘇3のレイアウ トパターン、第18図(a)~(c)は各々第17図のレ イアウトに第12図に示す配線をしたレイアウト で国は低電力型負荷トランジスタのレイアウト、 回は高速型負荷トランジスタのレイアウト、(c)は 中間型負荷トランジスタのレイアウト、である。 ·なか図にかいて、1······電波(VDD); 2··· …負荷トランジスタ (LOAD MO8: Depletion 型)、3……駅動トランジスタ(DRIVER MOS : Enhansment 曼)、4 ……入力端子 (INPUT)、 ミ藜、1……スルーホール、8……ダイレクトコ ンダクト、9……拡散層、10……ポリシリコン 層、11……アルミ暦、12,13,14……負 荷トランジスタ、15,16……端子、である。


代理人 介理士 内 度







特质昭59- 14647(6)









特問昭59- 14647(8)







特問昭59- 14647(フ)

